

Prova scritta di Fondamenti di Elettronica 24 giugno 2020 - parte di elettronica digitale

Sia $V_{dd}=3.0$ V e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
V_{TO} [V]	0.3	-0.3
β' [$\mu A/V_2$]	300	180
γ [$V_{1/2}$]	0	0
λ [V_{-1}]	0	0
L_{MIN} [μm]	0.15	0.15
C_{OX} [$fF/\mu m^2$]	30	30
C_{GSO} [$fF/\mu m$]	0.5	0.5

Si assuma per tutti i transistori $L=L_{MIN}$ e nel calcolo dei transistori si consideri la transizione completata al 90% della escursione totale del segnale. Si trascuri il *self-loading*.

Si consideri la logica dinamica DOMINO in figura, che pilota un carico puramente capacitivo $C_L=50\text{pF}$. Nell'invertitore, i fattori di forma dei transistori sono dimensionati per avere tempo di salita uguale al tempo di discesa. Si risponda ai seguenti quesiti:

- 1) (4 punti) si disegni lo schema della rete di pull-down che implementa con il minor numero di transistor $F = A \cdot B + A \cdot C$;
- 2) (10 punti) assumendo che i transistori della porta dinamica siano tutti a dimensionamento minimo, si determini il dimensionamento dell'invertitore che minimizza il ritardo di propagazione di caso peggiore dell'intera porta (invertitore compreso);
- 3) (4 punti) si determini la durata della fase di precarica dell'intera porta;
- 4) (8 punti) si determini il tempo di valutazione per ogni possibile configurazione degli ingressi;
- 5) (4 punti) si determini la potenza dissipata dalla porta (nel suo complesso) quando la frequenza di clock vale 300MHz, assumendo che gli ingressi A, B e C siano mutuamente incorrelati e con probabilità del 30% di essere '1'.

